目前，音视频技术日新月异，其中，视频实时编码传输极具代表性。在视频压缩算法领域，新一代视频压缩标准H.264以其优异的压缩性能和图像质量使视频实时编码传输技术的实现成为可能。但该标准的计算复杂度高，用一般的图像处理芯片难以达到实时编解码的要求，它需要快速、稳定的处理器作为硬件平台。ADSP-BF561是ADI公司推出的高性能多媒体处理器。其主要特点是具有两个ADSP-BF533处理器核心(以下简称核心A和核心B），最高时钟频率达到600MHz，其内部采用哈佛总线结构，存储模型层次化。其典型应用模式是A核运行嵌入式操作系统，B核运行多媒体处理算法，如H.264。本文提出了一套采用ADSP-BF561芯片实现H.264视频压缩算法的设计方案，结合该DSP平台对算法进行了针对性的优化，充分发挥了ADSP-BF561强大的处理能力。
1 算法介绍
1.1 H.264编码模型框架
H.264以其高压缩比、高图像质量和良好的网络亲和性广受业界欢迎。在同等质量条件下，H.264的数据压缩比比MPEG-2高2～3倍，比MPEG-4高1.5～2倍。其需要的带宽只有MPEG-4的50%, MPEG-2的12.5％。
H.264标准采用分层体系结构，系统分为：视频编码层VCL(Video Coding Layer)，负责高效的数字视频压缩；网络抽象层NAL(Network Abstraction Layer)，负责对数据进行打包和传送。H.264编码图像通常分为三种类型：I帧、P帧、B帧。I帧为帧内编码帧，其编码不依赖于已编码的图像数据。P帧为前向预测帧，B帧为双向预测帧，编码时都需要根据参考帧进行运动估计。同时，H.264在提高图像传输容错性方面做了大量工作，重新定义了适于图像的结构划分。在编码时，图像帧各部分被划分到多个Slice结构中，每个Slice都可以被独立编码，不受其他部分影响。Slice由图像最基本的结构——宏块组成，每个宏块包含一个16×16的亮度块和两个8×8的色度块。H.264标准的整体编码框图如图1所示。编码过程中，原始数据进入编码器后，当采用帧内编码时，首先选择相应的帧内预测模式进行帧内预测，随后对实际值和预测值之间的差值进行变换、量化和嫡编码，同时编码后的码流经过反量化和反变换之后重构预测残差图像，再与预测值相加得出重构帧，得出的结果经过去块滤波器平滑后送入帧存储器。采用帧间编码时，输入的图像块首先在参考帧中进行运动估计，得到运动矢量。运动估计后的残差图像经整数变换、量化和嫡编码后与运动矢量一起送入信道传输。同时另一路码流以相同的方式重构后，经去块滤波后送入帧存储器作为下一帧编码的参考图像。
1.2 H.264关键技术
1.2.1 帧内预测
H.264引入了帧内预测以提高压缩效率。帧内预测编码就是利用周围邻近的像素值来预测当前的像素值，然后对预测误差进行编码。这种预测是基于块的。对于亮度分量，块的大小可以在16×16和4×4之间选择，16×16有4种预测模式，4×4有9种预测模式；对于色度分量，预测是对整个8×8块进行的，有4种预测模式。
1.2.2 帧间预测
帧间预测时所用块的大小可变。假设基于块的运动模型，其块内的所有像素都做了相同的平移，在运动比较剧烈或者运动物体的边缘外，这一假设会与实际出入较大，从而导致较大的预测误差，这时减小块的大小可以使假设在小块中依然成立。另外小块所造成的块效应相对也小，因此，小块可以提高预测的效果。H.264一共采用了7种方式对一个宏块进行分割，每种方式下块的大小和形状都不相同，编码器可以根据图像的内容选择最好的预测模式。与仅使用16x16块进行预测相比，使用不同大小和形状的块可以使码率节约15%以上。
同时，帧内预测采用了更精细的预测精度，H.264中亮度分量的运动矢量使用1/4像素精度。色度分量的运动矢量使用1/8像素精度。
1.2.3 多帧参考
H.264支持多帧参考预测，最多可以有5个在当前帧之前的解码帧作为参考帧产生对当前帧的预测，提高H.264解码器的错误恢复能力。
1.2.4 整数变换
H.264对残差图像的4×4整数变换技术，采用定点运算来代替以往DCT变换中的浮点运算。以降低编码时间，同时也更适合硬件平台的移植。
1.2.5 熵编码
H.264支持两种熵编码方法，即CAVLC(基于上下文的自适应可变长编码)和CABAC(基于上下文的自适应算术编码)。其中CAVLC的抗差错能力比较高，但编码效率比CABAC低；而CABAC的编码效率强，但需要的计算量和存储容量更大。
1.2.6 去方块滤波
去方块滤波的作用是消除经反量化和反变换后重建图像中由于预测误差产生的块效应，从而改善图像的主观质量和预测误差。经过滤波后的图像将根据需要放在缓存中用于帧间预测，而不是仅仅用来改善主观质量，因此该滤波器位于解码环中。对于帧内预测，使用的是未经过滤波的重建图像。
2 算法实现
2.1 平台选择
2.1.1 ADSP-BF561芯片介绍
ADSP-BF561是Blackfin系列中的一款高性能定点DSP视频处理芯片。其主频最高可达750 MHz，内核包含2个16位乘法器MAC、2个40位累加器ALU、4个8位视频ALU，以及1个40位移位器。该芯片中的两套数据地址产生器(DAG)可为同时从存储器存取双操作数提供地址，每秒可处理1 200兆次乘加运算。芯片带有专用的视频信号处理指令以及100KB的片内L1存储器(16 KB的指令Cache，16 KB的指令SRAM，64 KB的数据Cache/SRAM，4 KB的临时数据SRAM)、128 KB的片内L2存储器SRAM，同时具有动态电源管理功能。此外，Blackfin处理器还包括丰富的外设接口，包括EBIU接口(4个128 MB SDRAM接口，4个1 MB异步存储器接口)、3个定时/计数器、1个UART、1个SPI接口、2个同步串行接口和1路并行外设接口(支持ITU-656数据格式)等。Blackfin处理器在结构上充分体现了对媒体应用(特别是视频应用)算法的支持。
2.2.2.3 代码层次优化
针对ADSP-BF561平台，代码层次的优化工作包括以下几个方面：
(1)内联函数。将经常调用的函数体较小的函数改为内联。编译条件中有关于内联函数优化的选项。内联函数的使用是将代码的大小和运行效率取一个折中。根据实际情况，代码的大小并非限制条件，所以应尽可能多地使用内联函数。在项目配置中选中when declared inline选项。
(2)跳转预测。ADSP-BF561采用了静态预测的方式来预测有条件判断情况，预测不成功会造成4～8个内核时钟（CCLK）的延误。如果事先知道某些跳转的概率，将可能性最大的分支放在最前面，可以从概率上降低预测不成功而造成的stall。
(3)使用硬件支持循环。对于大部分平台，将一些循环体小的循环展开也能提高效率。ADSP-BF561有两组硬件计数器用以支持循环。所以除非是展开三层以上的循环，否则，展开循环体不能提高效率。
(4)内存。嵌入式系统的内存是非常宝贵的资源。避免频繁的动态申请和释放内存，能减少碎片产生，提高内存的利用率。X264工程也不会频繁地申请释放内存。在项目中，具体做法是编写平台相关的malloc和free函数。将经常使用的中间数据在L1数据空间中分配。
(5)注释不需要代码。去掉代码中不需要的部分，主要会去掉CAVLC以及部分码率控制、csp、cpu、信息统计、调试和psnr计算等部分代码，这样做的目的是为了减小文件大小和去除代码中的一些跳转。不建议删除代码，可以使用注释符或用宏切换的方式，以防止以后参数改变时需要使用未使用过的代码。
2.2.2.4 平台层次优化
ADSP-BF561相应的编程参考和硬件参考对其平台特性有详细介绍。一些平台自带的优化功能，如CACHE的开启和配置等不专门在此讨论。
(1)汇编代码编写
使用汇编优化有两个方法：对于LEAF函数（函数体中不再调用其余函数），采用整个函数完全用汇编指令重写的方式；而对于NONLEAF函数则可使用asm关键字，在C代码中嵌入汇编代码。在汇编代码的编写过程中一些情况会造成流水线stall，在编写汇编代码时要特别注意避免这些情况。IDE集成了PIPLELINE VIEWER工具，如图4所示。在编写完成汇编代码后，可使用该工具观察运行时流水线的情况。如果有stall等出现，会给出原因，优化人员根据工具分析结果重新更改代码，提高执行效率。