电子文章 | 电子资料下载 | 家电维修 | 维修资料下载 | 加入收藏 | 全站地图
您现在所在位置:电子爱好者维修技术维修教程知识电子制作基于MPEG-4视频标准数字视频录像机的设计及实现

基于MPEG-4视频标准数字视频录像机的设计及实现

09-08 00:45:02 | http://www.5idzw.com | 电子制作 | 人气:846
标签:电子小制作,http://www.5idzw.com 基于MPEG-4视频标准数字视频录像机的设计及实现,http://www.5idzw.com

(1)使用自行设计的硬件平台,在该平台上完成对视频编解码的测试。图11为在本系统平台上对编码数据的解码播放截图。 

(2)将编码后的视频文件拷贝到PC机上,应用Media Player、暴风音影和风雷音影等视频播放软件对编码结果进行测试,同时可以对比解码播放的效果。因为本系统中视频文件是以PES流形式保存到储存介质。PES满足ISO13818标准,所以PC平台上的普通视频播放器都能播放该文件。图12是用风雷音影播放器对编码结果进行解码播放的截图。

由图可以看出,解码出的视频文件是720X576像素点,解码播放的速率为25.59 f/s。画面没有出现失真现象,没有明显的块效应。由表1中的数据可得,在使用AT2042对静止图像编码时,可实现接近100:1的压缩比,在对动态画面进行编码时,可以实现40:1的压缩比。

4 结 语

本文详细介绍基于专用视频编解码芯片AT2042的数字视频录像机系统的硬件设计和软件开发流程。该系统已实现对视频数据的编码和解码,同时实现了MPEG-4/MPEG-2/MPEG-1 H.263视频标准,并已作为成型产品推向市场。

www.5idzw.com

摄像头采集输出信号为NTSC,PAL或SECAM制式的电视信号,必须经过视频解码处理才能转化成适合AT2042进行编码的数字信号。TVP5150是TI公司生产的一款电视信号解码专用芯片,它对输入的模拟信号进行A/D转化,通过设置相应的寄存器可以使输出信号满足RGB格式或YUV422格式。由于在本系统中AT2042视频接口满足ITU.RBT656标准,故TVP5150输出配置为8位YUV422格式。如图4所示。

现在的数字电视视频接口还没有实现统一的工业标准,故在视频输出端设计时,仍使用现在比较流行的A/V接口或S-video接口。由于上述2种接口传输的为模拟电视信号,故在AT2042的视频输出端口需要增加一级处理,即将数字信号转化为模拟电视信号。在后端设计中选用SAA7121,它是一款专用的电视信号编码芯片,可以将输入的数字信号经过内部的D/A转化为适于传输的模拟电视信号,通过配置相应的寄存器可以输出满足S-video接口或复用接口的信号。

1.3 AT2042的主机接口

主控CPU(S3C2410)和AT2042是数字视频录像机的核心处理芯片,S3C2410控制整个数字视频录像机系统的运行,AT2042除完成对视频信号的硬件压缩编码外,还可对压缩后的视频数据进行硬件解压缩。AT2042压缩编码后的视频数据通过芯片内部集成的Mux FIFO接口输出后,外部主CPU负责对其进行USB存储器处理,处理后的视频数据可以存储在物理介质上,以便在需要时通过键盘操作进行回放。

图5为S3C2410与AT2042接口框图。

AT2042的CPU_SEL[2:0]是主控CPU选择引脚,经配置这几个引脚的高低电平,使AT2042可选择主控CPU,CPU_SEL[2:0]为010选择ARM结构芯片;

nCS,nWAIT等为总线控制信号线;

HCLK是AT2042主机接口的工作时钟,一般要求工作在50 MHz,当S3C2410在复位后设置FCLK为200MHz,HCLK为100 MHz,PCLK为50 MHz。故将S3C2410的PCLK引脚与AT2042的HCLK引脚相连。

通过这种机制,S3C2410可以实现简单的访问AT2042。

AT2042与CPU的通信机制如图6所示,CPU对AT2042的控制和访问主要通过AT2042的2个寄存器(status register和command register)和4个FIFO(Tx FIFO,Rx FIFO,Multiplex FIFO和De-Multiplex FIFO)完成。

上一页  [1] [2] 

,基于MPEG-4视频标准数字视频录像机的设计及实现