11-15
· 用XC9572实现HDB3编解码设计
介绍了HDB3编解码的原理和方法，给出了用CPLD（Complex Programmable Logic Device）实现E1信号HDB3编解码的方法，同时给出了它的实现原理图，最后给出了XILINX的XC9500系列可编程逻辑器件的开发流程。.EDA/PLD
11-15
· 基于FPGA的直接数字频率合成技术设计
介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成（DDS）的原理、电路结构和优化方法。重点介绍了DDS技术在FPGA中的实现方法，给出了采用ALTERA公司的ACEX系列FPGA芯片EP1K30TC进行直接数字频率合成的VHDL源....EDA/PLD
11-15
· 用CPLD实现DSP与PLX9054之间的连接
结合自适应算法、CX-TB导通测试算法以及二进制计数测试序列，给出了用软件控制EPM9320LC84边界扫描链路，以输出图形并采集引脚对图形的响应，然后通过比较输出测试图形与采集测试图形的差异实现芯片I／O引脚印刷电路....EDA/PLD
11-15
· 在系统可编程通用数字开关ispGDS14的原理及应用
介绍了Lattice公司生产的在系统可编程通用数字开关芯片ispGDS14的内部结构和性能特点，并通过实例说明了在GDS开发环境下对ispGDS14进行编程的方法。.EDA/PLD
11-15
· 基于MAX+plusⅡ开发平台的EDA设计方法
MAX + plus Ⅱ是美国Altera 公司的一种EDA 软件,用于开发CPLD 和FPGA 进行数字系统的设计。用图形输入方式和文本输入方式设计了一模60 计数器,介绍了数字系统设计的一般方法和过程,揭示了其在数字系统中的重要作用。....EDA/PLD
11-15
· 高速数字电路的设计与仿真
介绍了专用于高速数字电路的仿真工具Hyperlynx，并使用它对高速数字电路中的阻抗匹配、传输线长度与串扰问题进行布线前的模型建立和仿真，通过仿真结果分析给出了相应解决办法，尤其在传输线长度上提供了LVDS电路的解....EDA/PLD
11-15
· 外围设备或器件软件仿真的方法及建议
有一点必须先肯定，软件仿真不能替代硬件仿真。软件仿真只是对硬件的仿真模拟，但是软件仿真仍有必要。目标系统是千变万化的，需要开发者去实现。实现可能需要相当长一段时间，甚至完成后不能随意调试，因此有必要对....EDA/PLD
11-15
· PICCl8编译器命令行驱动及其应用
在微芯公司MPLAB IDE集成开发环境下采用PICCl8C语言进行开发时，遇到了编写的程序代码未超过芯片代码长度，但编译不成功的问题。奉文介绍HI-TECH公司C编译器的原理和PICCl8命令行驱动器的工作过程，并以解决程序代码....EDA/PLD
11-15
· 基于FPGA的总线型LVDS通信系统设计
总线型低压差分信号（BLVDS）是一种性能优良的物理层接口标准。本文介绍一种基于总线型LVDS的通信系统方案，以及利用FPGA芯片实现系统核心模块的设计方法。该方案可广泛使用在高速通信领域，具有较高的应用价值。.EDA/PLD
11-15
· 用CPLD实现单片机读写模块
介绍实现单片机与Xilinx公司XC9500系列可编程逻辑器件的读写逻辑功能模块的接口设计，以及Xilinx公司的XC9500系列可编程逻辑器件的开发流程。.EDA/PLD
11-15
· 硬件描述语言HDL的现状与发展
从数字系统设计的性质出发，结合目前迅速发展的芯片系统，比较、研究各种硬件描述语言；详细阐述各种语言的发展历史、体系结构和设计方法；探讨未来硬件描述语言的发展趋势，同时针对国内EDA基础薄弱的现状，在硬件描....EDA/PLD
11-15
· 零功耗超快速CPLD器件ispMACH4000Z及其应用
介绍了莱迪思半导体公司推出的零功耗超快速复杂中编程逻辑器件ispMACH4000Z的特征、结构和原理。该器件的最大待机电流小于30μA，最大工作频率可达265MHz，其低廉的价格和免费的软件支持使得该系列器件广泛地应用于各....EDA/PLD
11-15
· 基于CPLD/FPGA的半整数分频器的设计
简要介了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。.EDA/PLD
11-15
· 3-DES算法的FPGA高速实现
介绍3-DES算法的概要；以Xilinx公司SPARTANII结构的XC2S100为例，阐述用FPGA高速实现3-DES算法的设计要点及关键部分的设计。.EDA/PLD
11-15
· VHDL中Loop动态条件的可综合转化
论述VHDL中Loop语句动态表达式的可综合性问题，提出三种解决方法：直接代入法、边界扩充法和计数器法，并对比这三类方法的适用性。.EDA/PLD
11-15
· 提高FPGA设计生产力的工具、技巧和方法指南
影响FPGA设计周期生产力的最大因素是什么？许多设计人员的答案是，时序收敛（timing closure）是影响产品设计走向市场的关键，他们还为这个答案提供了充足的理由。高效实现时序收敛，获得可信的结果是每一位设计师的....EDA/PLD
11-15
· 一种新型音频功放数字电调谐的ASIC实现
本文介绍了一种新型具有数字音量调节功能音频功放的工作原理和设计方法,并将设计应用于实际电路中,获得了很好的效果. 采用按键式音量控制器操作方便,大幅降低了与此相关的软件成本,应用前景广阔..EDA/PLD
11-15
· 基于现场可编程门阵列的数控延时器的设计
利用硬件描述语言结合可编程逻辑器件(PLD)可以极大地方便数字集成电路的设计，本文介绍一种利用VHDL．硬件描述语言结合现场可编程门阵列（FPGA)设计的数控延时器，延时器在时钟clk的作用下，从8位数据线输入延时量，....EDA/PLD
11-15
· 用FPGA实现1553B总线接口中的曼码编解码
介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器。该设计采用VHDL硬件描述语言编程，并且专门的综合工具Synplify对设计进行综合、优化，在MAX+PLUS II进行时序仿真，最后在FPGA上实现。.EDA/PLD
11-15
· 基于VHDL的I2C总线控制核设计
从状态机的角度，介绍一种I2C控制核的VHDL设计方法。将其嵌入到FPGA中，用于实现与TMS320C6000系列DSP的接口，并配合DSP的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存器的配置及其状态查询。....EDA/PLD