5 实验结果与分析
利用Cadence Spectre软件工具的仿真环境，采用SMIC公司0.25μm标准BiCMOS工艺，进行了模拟仿真实验。实验运放电路的参数如下：输入信号频率fI为0～10 MHz的正弦波电压，共模输入电压为1.5 V，UP-P=1 V，fS=250 MHz，输出端负载电容CL=0.5 pF。从图7采样放大器的频响曲线可见：运放直流电压增益A=72 dB，单位增益带宽fT=1.6 GHz；S／H电路的反馈系数F=0.89时，对应的相位为-107.9°，故相位裕度Pm为72.1°，满足系统大于725 MHz的带宽要求，同时相位裕度大于45°，因而所设计的系统是稳定的。图8为所设计的S／H电路，经仿真实验获得的离散傅里叶变换(DFT)频谱分布，可见当fI=10 MHz，fS=250 MHz时，S／H电路的SFDR=-61 dB，SNR=62 dB，三次谐波电压201gU3=-105.6 dB，SNR大于50 dB，此时S／H分辨率ENOB=(SNR-1.76)／6.02>10位，满足10位ADC的性能要求。表1为运放的仿真结果，建立时间tS=1.37 ns，转换速率SR=500 V／μs，功耗PD=8 mW，tS较短，SR较高，PD较低，符合ADC的高速要求。表2为所设计的S／H电路与其他文献S／H电路的仿真结果性能对比情况，由表可见，所设计的S／H电路的fS=250 MHz，采样频率适中；其VDD=3 V，比文献[3]中的S／H电路低0.3 V，而功耗PD=10.85 mW，介于前两者之间，比文献[3]S／H电路降低15.15 mW；但它具有10位的高精度，比文献[3]S／H电路提高了两个精度等级。
6 结论
采用0.25μm SiGe BiCMOS工艺，在全差分折叠式BiCMOS运放的基础上设计了S／H电路。文中设计的S／H电路，采用下极板采样和改进型自举开关新技术，从而提高了采样速率和线性度。由实验数据可知，设计的全差分折叠式BiCMOS运放具有高增益、高精度和高增益带宽性能，运放中在关键部位、选用有限数目的BJT使电路拥有较快的转换速率和大电流驱动能力，且运放的建立时间有所降低；而新设计的双通道共模反馈(CMFB)电路，既稳定了静态工作点，又改善了温度稳定性；另外，所设计的S／H电路中的采样开关统一设置为CMOS开关，故功耗大为降低。由于当fI=10 MHz，fS=250 MHz时S／H电路的仿真结果满足了10位精度ADC的性能要求，所以该款S／H电路对于高速、低压、低耗的ADC和其他微处理器及信号调理电路的设计都具有指导作用。
，差分BiCMOS采样电路仿真设计