算法可以表示成下面的公式:
基于8×8矩阵的IDCT算法,在FPGA上按照图4所示的结构加以硬件实现。
图4 反离散余弦变换的硬件实现结构
2.1.3 运动补偿
运动补偿是一种大量、单调的运算。为了能实现运动补偿,采用了多级、多个运算单元并行流水运算的方式,如图5所示。
图5 运动补偿的硬件实现结构
运动补偿模块的控制很复杂。实际设计时将它分成几个子模块:补偿控制、补偿地址产生、差分数据提供以及补偿运算。这几个子模块直接采用硬件逻辑设计,运行时无需NiosII处理器干预。其中补偿控制是完成整个运动补偿的控制,提供输入控制信号、输出控制信号、缓存控制信号、预测数据和差分数据等;补偿地址产生用于生成预测数据在帧缓存中的地址及补偿结果的写地址;差分数据负责接收IDCT的结果,通过缓存在适当时机提供补偿使用;补偿运算则完成最终预测数据的计算。
2.1.4 YUV-RGB转换
根据YUV到RGB色彩空间的转换关系,对每个乘积项都预先做出结果,存放在ROM当中。对每一个YUV分量的输入,由硬件逻辑产生存取地址,并进行加法运算,从而得到对应的结果。其实现结构如图6所示。
图6 YUV-RGB转换实现结构
2.2 系统软件工作流程
本系统的软件工作流程如图7所示。
图7 软件流程图
结语
该系统采用基于Altera FPGA嵌入式软核的SOPC平台实现,具有较低的硬件成本,IP核的大量使用,良好的系统扩展性的特点。
参考文献
1 彭澄廉.挑战SOC-基于Nios的SOPC设计与实践.北京:清华大学出版社,2004
2 邵丹,韩家伟.YUV-RGB之间的转换.长春大学学报,2004,14(4)
3 ChenC H Smith W H, S C F ralick. A Fast Computational Algorithm for the Discrete Cosine Transfrom. IEEE Trans.Circuit and System,1991,25(9):1004~1009
4 Yil Suk Yang, et al. A Serial Input/Output Circuit with 8 bit and 16 bit Selection Modes. ETRI J, 2002, 24(16):462~464
5 Park S M, et al. A Single?Chip Video/Audio Codec for Low Bit Rate Application. ETRI J, 2000, 22(1):20~29
6 http://www.altera.com/