我们采用altera公司FPGA开发工具QuartusII分别对两块电路进行综合和时序分析,从综合报告中获得查找表和寄存器的数目,从时序报告中获得最大时钟频率。并将两个设计分别同AAC音频解码电路一起整体下载到stratix II EP2S180 的FPGA开发板,以AAC音频压缩文件中随机抽取的10帧数据为测试矢量,使用一计数器记录下移位寄存器消耗的周期数,将其写入片内ram,并将观测到的数据通过计算得平均每帧消耗的周期数。实验结果如下表所示:
表1 实验数据对比
由对比数据可得以下结论:
1、典型移位寄存器的工作频率大于位数可选、自动加载移位寄存器的频率。但由于此移位寄存器只是更大电路中的一个小模块,由实际结果可知电路整体的工作频率并不取决于此模块的工作频率,所以在整体电路中对单独模块的频率进行比较并不能得出速度的优劣。
2、由查找表数和寄存器数的比较可得:典型移位寄存器消耗的资源远小于位数可选、自动加载移位寄存器,即典型移位寄存器在面积上占有较大优势。
3、由平均每帧消耗周期数的比较可得:两者工作在相同的时钟频率下时,位数可选、自动加载移位寄存器消耗的时间约为典型移位寄存器的28%,单位时间内传输的数据量提高到典型移位寄存器的356%,所以位数可选、自动加载移位寄存器在速度上占有较大优势。
综上,为完成AAC音频解码的实时性要求,本设计进行了速度和面积上的折中处理,相对于典型移位寄存器本设计以牺牲面积为代价换取了速度上的优势,使之在规定时间内完成解码。