图3 图像处理模块
本算法的编码器包括3个步骤:第1步是对原始图像进行向量变换,第2步是动态位分配的向量量化VQ(Vector Quantization)编码,第3步是进行一种熵编码。相应的解码器也包括3个步骤:解码器由编码器的3个步骤的逆过程按逆序组成。图4所示为算法编码器和解码器的框架图。
图4 编码器和解码器的框架
图像处理部分是整个系统的核心,需要对外围的器件进行集中控制和处理。FPGA/CPLD对图像信号的采集、控制、存储数据到SRAM以及从SRAM读取数据都在这里实现。选用CycloneII EP2C20F484C7芯片,利用Verilog HDL作为硬件描述语言,实现对各小模块的连接控制。
3.3 VGA显示模块
如图5 VGA显示模块所示,从摄像头过来的信号经过视频解码后到视频处理芯片,视频处理芯片输出三路的R、G、B数字信号到视频DAC,然后输出三路的模拟R、G、B信号到显示屏显示。.这其中,视频DAC的速度直接决定了输出图像的分辨率和刷新率,而其精度则决定了输出图像的质量。DAC的速度和分辨率的关系可以通过下面的关系式得到:
时钟频率=点速率=(水平分辨率)×(垂直分辨率)×(刷新率)/(回扫系数);
水平分辨率=行的像素数目;
垂直分辨率=帧的像素数目。
图5 VGA显示模块
3.4 CDMA无线模块
CDMA(Code-Division Multiple Access)技术是近年来在数字移动通信进程中出现的一种先进的无线扩频通信技术,具有频谱利用率高、话音质量好、保密性强、掉话率低、电磁辐射小、容量大、覆盖广等特点。
1)数据传输方式设计
,基于CDMA的无线网络视频监控系统的设计